:: بازدید امروز : 2986
:: باردید دیروز : 504
:: بازدید هفته : 5442
:: بازدید ماه : 13022
:: بازدید سال : 621554
:: بازدید کلی : 1454959

سمینار بررسی مشخصه های الکتریکیDG-SOI MOSFETs

نوشته شده توسط : admin

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

سمینار برای دریافت درجه کارشناسی ارشد“M.Sc” مهندسی برق گرایش الکترونیک

عنوان:
بررسی مشخصه های الکتریکیDG-SOI MOSFETs

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه :

(ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)

چکیده:

در این سمینار مشخصه های DG-SOI MOSFET در جهت بهینه سازی عملکرد این ترانزیستور مورد بررسی قرار گرفته است. برای بهینه سازی از روش تغییر ابعاد ترانزیستورها و کاهش ولتاژ تغذیه استفاده شده است. مزایا، نحوه بکارگیری در مدار و ساختارهای مختلف افزاره ماسفت دو گیتی سیلیکان بر روی عایق (DG-SOI MOSFET) مورد بررسی قرار گرفته است. ماسفت دو گیتی به عنوان افزاره مناسب، و ناحیه زیر آستانه به عنوان مناسب ترین ناحیه برای کاربردهای توان پایین معرفی شده اند. اثرات تغییر پارامترهای ساختاری بر روی مشخصات الکتریکی از افزاره نانومتری DG-SOI MOSFET در ناحیه زیر آستانه با استفاده از شبیه سازی در نرم افزار ISE-TCAD مورد بررسی قرار گرفته است. شبیه سازی های انجام شده نشان می دهند که کاهش ضخامت بدنه منجر به کاهش ارتفاع سد پتانسیل و افزایش خازن موثر گیت CG,eff می شود. در صورتیکه جریان حالت روشن افزاره (ION) کاهش می یابد. این امر ناشی از کاهش قابلیت حرکت الکترون ها در اثر کاهش ضخامت بدنه می باشد. با کاهش طول نواحی سورس و درین ، خازن های لبه ای کوچک می گردند و در نتیجه گیت کاهش می یابد. این در حالی است که مشخصه ولتاژ جریان و نیز ارتفاع سد پتانسیل تغییر چندانی نمی کنند. بررسی های انجام شده بر روی طول ناحیه ناهمپوشانی گیت حاکی از آن است که افزایشLun باعث کمتر شدن گیت و اثر کاهش سد پتانسیل القا شده توسط درین و نیز افزایش نسبت جریان حالت روشن به حالت خاموش افزاره می شود.

مقدمه:

در دو دهه گذشته، فناوری CMOS به سرعت حوزه مدارهای مجتمع را در برگرفته و راهکارهایی ارزان و کارا عرضه نموده است. اگر چه افزاره دوقطبی سیلیکان هنوز کاربردهای مناسب خود را دارد ولی امروزه فقط فرایندهای CMOS بصورت یک انتخاب موفق برای مجتمع سازی سیستم های پیچیده سیگنال مرکب (دیچیتال – آنالوگ) در آماده است. افزایش سرعت و کاهش توان مصرفی در مدارهای مجتمع CMOS همواره به عنوان یک هدف اصلی مورد توجه بوده است. در سال های اخیر نیاز به طراحی افزاره های توان پایین به صورت قابل ملاحظه ای افزایش یافته است. برای کاهش مصرف توان در مدارهای CMOS از روش های مختلفی استفاده می شود که بعنوان مثال می توان به تغییر ساختار مدار، کاهش ولتاژ تغذیه و تغییر ابعاد ترانزیستورها اشاره کرد. در این سمینار تغییر ابعاد ترانزیستور مورد بررسی و تحلیل قرار گرفته است.

برای دانلود متن کامل اینجا کلیک کنید.