دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

ارائه روشی برای تضمین قابلیت اطمینان و تحمل پذیری خطا در شبکه های روی تراشه

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی شود

تکه هایی از متن به عنوان نمونه :

(ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)

چکیده

امروزه می توان طراحی سیستم های با پیچیدگی بالا را براساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده انجام داد. دلایل اصلی این امر: پیچیدگی سنکرون سازی عمومی روی تراشه، ضرورت استفاده مجدد از اجزاء سخت افزاری و نرم افزاری تا حد ممکن، نیاز به پهنای باند بالا در ارتباطات تراشه ای، هزینه بالای طراحی، نیاز به روش های ساده برای پیاده سازی پردازش موازی، و ناهمگن بودن ویژگی ها و عملکردهای سیستم می باشد. معماری جدیدی که برای برآورده کردن این نیازها پیشنهاد شده است شبکه روی تراشه نام دارد. شبکه روی تراشه یک وسیله ارتباطی در محیط سیستم روی تراشه است که هدف اصلی آن فراهم کردن زیربنایی موثر برای ارتباطات قابل پیکربندی تعداد دلخواهی منبع می باشد. ساختار شبکه روی تراشه فعلی، شامل منابع و سوئیچ هایی است که به صورت یک مش متصل شده اند و هر منبع دیگری (پردازنده، حافظه، بلاک از پیش طراحی شده و…) نیز می تواند به این مش اضافه شود. شبکه روی تراشه براساس الگوی سنکرون محلی – اسنکرون عمومی کار می کند که ارتباط در داخل یک منبع به صورت سنکرون انجام می شود ولی ارتباط بین منابع اسنکرون می باشد. سنکرون سازی به وسیله فرستادن پیغام هایی در تمام شبکه روی تراشه به وجود می آید. کلیه اعمال ارتباطی، مسیریابی و ذخیره سازی بین منابع، توسط سوئیچ ها انجام می شود. در طراحی این تراشه باید ابتدا تعداد سوئیچ ها، توپولوژی شبکه، تعداد و نوع منابع مشخص گردد و سپس برای داشتن کارآیی بالا باید پارامترهای کمی همچون تأخیر، پهنای باند، توان مصرفی و مساحت استفاده شده و پارامترهای کیفی همچون قابلیت دوباره پیکربندی شبکه (استاتیک، دینامیک) کیفیت سرویس و… در نظر گرفته شود. اما در ساخت این تراشه ها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد. از این رو تحمل پذیری خطا در ارتباطات، نقش مهمی در گسترش معماری شبکه روی تراشه دارد. در این پروژه روش های مختلف تحمل پذیری خطا در شبکه های روی تراشه و شبکه های کامپیوتری مورد بررسی و تحلیل قرار گرفته و یک روش جدید ارائه شده است.

مقدمه

طراحی سیستم های بسیار بزرگ و پیچیده روی یک تراشه واحد مشکل است و از قانون خاصی نیز تبعیت نمی کند. صنعت EDA تلاش می کند با فراهم کردن ابزار و متدولوژی های مورد نیاز، به کارگیری مجدد قطعات، ساختارها و کاربردها را امکان پذیر سازد. از آنجا که نیاز به سازماندهی تعداد زیادی از هسته های IP در یک تراشه با استفاده از زیرساخت ارتباطی استاندارد در طراحی SOC احساس می شد، این موضوع ابتدا طراحان را به استفاده از روش طراحی مبتنی بر بستر رهنمون گردانید. بسترها تنها دارای ارتباطات مبتنی بر گذرگاه هستند. بنابراین طراح می بایست با پیکره بندی و برنامه ریزی هسته های IP متصل شونده به گذرگاه ها، سیستم جدید را ایجاد می کرد. اما کم کم احساس نیاز به نوع کارآمدتری از شبکه ارتباطات احساس می شد، که بتوانند ارتباطات در SOC های بزرگ و پیچیده را حمایت کند. بدین ترتیب ایده شبکه روی تراشه مطرح شد. اولین حسن NOC آنست که راه حلی برای مشکلات الکتریکی در تکنولوژی های زیر میکرون به حساب می آید زیرا سیم کشی های عمومی و حجیم را ساختاربندی و مدیریت می کند. به علاوه، کارآمدتر، قابل اطمینان تر و مقیاس پذیرتر نسبت به گذرگاه های معمول است. شبکه قابل پیکره بندی و مقیاس پذیر روی تراشه، بستر انعطاف پذیری است که می تواند با نیازهای کاربردهای مختلف منطبق شود. اما در ساخت این تراشه ها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد. از اینرو تحمل پذیری خطا در ارتباطات، نقش مهمی در گسترش معماری شبکه روی تراشه دارد. در این پروژه روش های مختلف تحمل پذیری خطا در شبکه های روی تراشه و شبکه های کامپیوتری مورد بررسی و تحلیل قرار گرفته و یک روش جدید ارائه شده است. ادامه پایان نامه به صورت زیر می باشد: فصل اول به بیان هدف و پیشینه تحقیق می پردازد. فصل دوم مروری بر خصوصیات شبکه و شبکه های سوئیچینگ بسته ای که برای شبکه روی تراشه پیشنهاد شده اند داشته، روش های طراحی شبکه روی تراشه را معرفی می کند. فصل سوم خرابی ها، روش های مدلسازی خرابی و الگوریتم های تحمل پذیر خطای موجود برای شبکه روی تراشه را شرح می دهد. فصل 4 به تشریح الگوریتم پیشنهادی می پردازد. فصل 5 در رابطه با جزئیات شبیه سازی و ارزیابی نتایج شبیه سازی می باشد. نتیجه گیری کلی و پیشنهادات نیز در ادامه ارائه شده اند.

برای دانلود متن کامل پایان نامه اینجا کلیک کنید.

لینک بالا اشتباه است

برای دانلود متن کامل اینجا کلیک کنید

       

:: بازدید از این مطلب : 569